数据发送电路设计1.电荷泵锁相环电荷泵锁相环由鉴相器、环滤波器、电荷泵、压控振荡器构成
14 级压控振荡器产生 7 相与系统时钟同频率的时钟M -CLK(n )n =1 , 2,…, 7, 将时钟周期均分为 7 等份, 相邻时钟最小上升沿间隔为 1.27ns
延迟单元采用全差分结构, 压控电流源和电流受环滤波器产生的控制信号的控制, 根据系统时钟的变化, 延迟单元差分输出的摆幅也相应地变化, 以跟踪系统时钟的相位
7 相时钟由相间隔的延迟单元产生,压控振荡器主环路与多相时钟产生回路相分离, 使每一个延迟单元的电容负载相同, 减小了压控振荡器的设计难度
与传统的产生多相时钟的压控振荡器相比, 该振荡器不需要多相时钟灵敏放大器和缓冲器, 减小了硬件复杂性和噪声敏感性
电荷泵采用两级负反馈机制, 自适应地调节环滤波器RC回路的充放电,因此使锁相环具有很好的相位跟踪特性和对时钟相位震颤噪声的抑制能力
环滤波器中的电阻、电容分别采用传输门、NMOS 管实现,节省了芯片面积
在TTT(3.3V ,50℃,TT CMOS 模型)情况下用HSPICE 得到的仿真结果表明，产生的7 相时钟间隔均匀,相位震颤噪声小
2.并-串转换器并排的7 个功能块是数据选择单元, 由二级D触发器构成
它们的使能端分别接由电荷泵锁相环产生的7 相时钟
数据选择单元的另外两个输入端接两相同步时钟, 确保相邻并行数据在串行化时数据时序歪斜最小
并行数据在多相时钟的作用下,经数据选择单元转换为串行数据后, 经双端变单端的缓冲器, 将串行数据波形整型, 整型后的波形作为低压差分电流模驱动器的输入
3.低压差分电流模驱动器主要由电流切换开关,压控电流源, PVT自适应偏置构成
串行CMOS级数据经两路倒相缓冲器变为互补信号, 用以控制电流切换开关, 改变输出电流的方向, 输出电流在传输线端电阻产生所需的电压
输出电流典型值约为3.5mA ,跨接在传输线对上的端电阻典型值为100Ψ,因此输出的差分信号为350mV
为了保证输出信号的电压摆幅在各种PVT 情况下保持恒定,驱动器的偏置采用反馈环路动态调节压控电流源的电流大小
设偏置电路晶体管尺寸及电阻大小与对应的驱动器电流通路上的晶体管尺寸及电阻大小完全匹配, 两个运放的负向端分别接由参考源产生的恒定电压, 这两个电压的大小设定了驱动器输出电压所需的高低电平
两个运放的正向输入端分别接在与传输线端电阻相匹配的外接电阻的两端, 输出端电压作为两个压控电流源的控制电压, 运放输入的虚地效应使得正、负向端的电平在反馈环路平衡态时相等
由于偏置电路与驱动器电流通路完全匹配, 因此, 传输线端电阻的电压及电流与偏置电路外接电阻上的电压及电流分别相等
外接电阻及传输线端电阻可以调节, 以匹配传输线特征阻抗的变化, 减小输出信号的反射
当PVT 的波动引起外接电阻两端的电压发生变化时, 偏置电路的负反馈机制会动态调节该变化, 使外接电阻两端的电压与参考源产生的电压动态相等
因此, 传输线端电阻上电压及电流在PVT 发生变化时仍能
以上内容由大学时代综合整理自互联网，实际情况请以官方资料为准。
