高阻态三态逻辑在数字电路中，三态逻辑（英语：Three-state logic）允许输出端在0和1两种逻辑电平之外呈现高阻态，等效于将输出的影响从后级电路中移除
这允许多个电路共同使用同一个输出线（例如总线）
三态输出在寄存器、总线以及7400系列、4000系列等各型号的逻辑IC发挥着重要的作用，并常常内置在其他各种集成电路
除此之外，三态逻辑的典型应用还包括微处理器、存储设备、外设的内部和外部总线
许多设备提供一个OE（Output Enable）用于在低电平时才令输出使能，而在不使能时保持高阻态
以上内容由大学时代综合整理自互联网，实际情况请以官方资料为准。
