高阻态上拉电阻当一节点所有相连的输出都处于第三状态（高阻态），它们对于电路其余部门的影响就被消除了

如果没有别的电路元素来决定其具体的状态（高或者低），那么其对应的电路节点会处于一种类似“浮动”的状态

电路设计人员经常使用上拉电阻以及下拉电阻（通常为1至100 kΩ）让这个处于三态的节点能有确定的默认逻辑状态，防止状态不定或感染噪声

例如，I²C总线协议（一种常用的设备间双向通信的协议）在两条通信线上使用了上拉电阻

当设备处于非激活状态，它们“释放”掉通信线并使它们的输出端呈现高阻态，这样使它们的高低电平不影响其他电路

当总线上所有的设备都“释放”掉通信线时，对输出目标电路的唯一影响就是上拉电阻将输出端的电平拉高

当一个设备需要通信时，这个输出端脱离高阻态，并使得通信线的输出端电平降低

这时，通信的设备利用此协议将通信的内容呈现在输出端上——这样将避免总线上一个设备驱动高电平而另一个设备驱动低电平的冲突

PCI总线也提供了上拉电阻，但是它们要求在数个时钟周期内将输出信号拉高，为了使得高速工作成为可能，其对应的工作协议要求每一个连接到总线上的设备在至少一个时钟周期的时间里输出控制信号，然后才进入高阻态

这样，上拉电阻的作用只是在面对串扰的情况下，维持总线的信号

以上内容由大学时代综合整理自互联网，实际情况请以官方资料为准。