SDRAM引脚介绍SDRAM在读写数据时重点注意以下信号：（1）CLK：时钟信号，为输入信号
SDRAM所有输入信号的逻辑状态都需要通过CLK的上升沿采样确定
（2）CKE：时钟使能信号，为输入信号，高电平有效
CKE信号的用途有两个：一、关闭时钟以进入省电模式；二、进入自刷新状态
CKE无效时，SDRAM内部所有与输入相关的功能模块停止工作
（3）CS#：片选信号，为输入信号，低电平有效
只有当片选信号有效后，SDRAM才能识别控制器发送来的命令
设计时注意上拉
（4）RAS#：行地址选通信号，为输入信号，低电平有效
（5）CAS#：列地址选通信号，为输入信号，低电平有效
（6）WE#：写使能信号，为输入信号，低电平有效
当然还包括bank[…]地址信号，这个需要根据不同的型号来确定，同样为输入信号；地址信号A[…]，为输入信号；数据信号DQ[…]，为输入/输出双向信号；数据掩码信号DQM，为输入输出双向信号，方向与数据流方向一致，高电平有效
当其有效时，数据总线上出现的对应数据字节被接收端屏蔽
以上内容由大学时代综合整理自互联网，实际情况请以官方资料为准。
