I2C总线时钟同步所有主机在SCL线上产生它们自己的时钟来传输I2C总线上的报文
数据只在时钟的高电平周期有效，因此需要一个确定的时钟进行逐位仲裁
时钟同步通过线与连接I2C接口到SCL线来执行
这就是说SCL线的高到低切换会使器件开始数它们的低电平周期，而且一旦器件的时钟变低电平，它会使SCL线保持这种状态直到到达时钟的高电平
但是如果另一个时钟仍处于低电平周期，这个时钟的低到高切换不会改变SCL线的状态
因此SCL线被有最长低电平周期的器件保持低电平
此时低电平周期短的器件会进入高电平的等待状态
当所有有关的器件数完了它们的低电平周期后，时钟线被释放并变成高电平
之后，器件时钟和SCL线的状态没有差别，而且所有器件会开始数它们的高电平周期
首先完成高电平周期的器件会再次将SCL线拉低
这样产生的同步SCL时钟的低电平周期由低电平时钟周期最长的器件决定，而高电平周期由高电平时钟周期最短的器件决定
以上内容由大学时代综合整理自互联网，实际情况请以官方资料为准。
