精简指令集计算机分类采用多级指令流水线结构采用流水线技术可使每一时刻都有多条指令重叠执行，以减小 CPI 的值，使 CPU 不浪费空周期

实例： Pentium Ⅱ /Pro/Celeron 可同时发出执行五条指令， AMD － K6/K6 － 2 可同时发出六条指令

机器中使用频率高的简单指令及部分复杂指令这样可减小时钟周期数量，提高 CPU 速度，其实质是减小 CPI 下的值实现

实例：选取运算指令、加载、存储指令和转移指令作主指令集

采用加载 (Load) 、存储 (Store) 结构只允许 Load 和 Store 指令执行存储器操作，其余指令均对寄存器操作

实例： Amd － K6/K6 － 2 、 P Ⅱ /Celeron/Pro 均支持对寄存器的直接操作和重新命名，并大大增加通用寄存器的数量

延迟加载指令和转移指令由于数据从存储器到寄存器存在二者速度差、转移指令要进行入口地址的计算，这使 CPU 执行速度大大受限，因此， RISC 技术为保证流水线高速运行，在它们之间允许加一条不相关的可立即执行的指令，以提高速度

实例：主要体现于预测执行、非顺序执行和数据传输等方面，除 Intel P54/55C 不支持，像 K6 － 2 、 P Ⅱ均支持

采用高速缓存 (cache) 结构为保证指令不间断地传送给 CPU 运算器， CPU 设置了一定大小的 Cache 以扩展存储器的带宽，满足 CPU 频繁取指需求，一般有两个独立 Cache ，分别存放“指令+数据”

实例： P Ⅱ /Celeron:16K + 16K ， AMD － K6/K6 － 2 为 32K + 32K ， Cyrix M Ⅱ :64K( 实也为 2 个 32K Cache ，此作共享 Cache) ， P Ⅱ还加了 L2 Cache，更是大幅提高了 CPU 速度

以上内容由大学时代综合整理自互联网，实际情况请以官方资料为准。