字线仿真结果原来的WL低电平不再是传统意义上的“0”电平，而是更低的负电压Vbias

为了实现该技术，设计了新的字线产生电路 ，在原来电路的基础上增添了新的开关电路，使得新产生的字线电压能够运用提出的字线负偏压技术

电路原理如下：当WL_OLD 为高电平“VDD”时，WL_NEW与WL_OLD的值相同，都为VDD，即存储单元的读写操作与之前一致；当WL_OLD 为低电平“0”时，WL_NEW与Vbias的值一致，保证当存储单元处于数据保持状态时，运用提出的字线负偏压技术，达到降低功耗的目的

该电路使得SRAM在数据保持状态时的字线电压为Vbias，而在读写操作时的电压为VDD

 最优字线负偏压的大小不仅与工艺有关，还会因工艺角（P）、供电电压（V）、温度（T）的不同而呈现不同的结果，因此对不同 PVT下的6管存储单元在数据保持状态时的漏电流做了仿真

给出了采用SMIC40nm工艺且不同PVT情况下的最优字线负偏压 ，并且给出了采用该技术前后6管SRAM存储单元的静态功耗对比

由结果可知，采用了字线负偏压技术之后 ，在典型工艺角TNTP85℃下，存储单元的静态功耗降低了11.8%；在快速工艺角FNFP125℃下 ，存储单元的静态功耗降低了23.4%；在慢速工艺角SNSP125℃下，存储单元的静态功耗降低了29.1%

以上内容由大学时代综合整理自互联网，实际情况请以官方资料为准。